Э.П. ЛАНИНА

О СОВРЕМЕННЫХ ТЕХНОЛОГИЯХ ПОСТРОЕНИЯ ПАМЯТИ ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ

Иркутский государственный технический университет

 

Рассматриваются новые технологии построения модулей памяти, используемые в современных компьютерах и  тенденции дальнейшего развития

 С увеличением частоты процессора, все более жесткие требования предъявляются к временным характеристикам памяти. Чем больше емкость памяти, тем больше элементов памяти используется в накопителе, тем больше электрическая емкость микросхемы памяти, ухудшающая временные характеристики микросхемы. Реализовать высокое быстродействие процессора можно только при максимально быстрой выборке данных из памяти, иначе процессор должен будет простаивать. Период времени, который процессор вынужден простаивать в ожидании данных, получил название “период ожидания”. Так, например, в запоминающем устройстве динамического типа, работавшем с процессором 80386 (16 МГц), время выборки соответствовало двум тактам процессора, т.е. составляло 2 х 62,5  = 125 нс. Казалось бы,  что для работы без периодов ожиданий достаточно запоминающего устройства с временем выборки 100 или даже 120 нс. Однако, каждый раз, когда процессор осуществляет выборку данных из динамического запоминающего устройства осуществляется перезарядка, перезапись содержимого памяти до того, как ее снова можно будет использовать. Для большинства динамических ЗУ время перезарядки несколько меньше, чем время выборки. Кроме того, в динамических ЗУ требуется периодическая регенерация (восстановление) хранимой в памяти информации. Ha регенерацию уходит время, составляющее в среднем 6-12% от времени выборки. С учетом указанных обстоятельств фактическое быстродействие динамических ЗУ можно определить как время выборки 100нс. + время перезарядки 90нс. + дополнительное время на регенерацию. В сумме это составляло более 200нс. А это означает, что даже в персональных компьютерах на базе такого медленного микропроцессора как 80386 со временем цикла 125нс. применение динамических запоминающих устройств со временем выборки 100нс. не позволяло обеспечить работу процессора с памятью без периодов ожиданий. Современные схемы динамической памяти имеют время выборки порядка 60 - 40нс., но по прежнему не могут обеспечить работу процессора без периодов ожидания, так как тактовая частота процессоров уже превышает 500 МГц и не за горами рабочие частоты порядка 1 ГГц. Нарушение режима регенерации может привести к нарушению логических состояний микросхем памяти. Поэтому в схемах регенерации  применяются защитные схемы, поддерживающие истинность логических состояний элементов матрицы  памяти совместно с генератором циклов регенерации. При этом исключается необходимость в дополнительном генераторе адресов строк (или столбцов), а также в специальной схеме, приостанавливающей работу процессора на время регенерации, как это было в первых компьютерах.

Было предсказано, что за период с 1980 по 2000 г. количество транзисторов на кристалле возрастет как минимум в 1000 раз, емкость полупроводниковых ЗУ увеличится более чем в 1000 раз, тактовая частота микропроцессоров возрастет в 30 раз, поэтому обеспечение необходимого быстродействия системы процессор - память становится все более важным. Существует несколько способов повышения быстродействия системы процессор - память, например:

·расположить последовательные ячейки памяти в разных банках памяти;

·реализовать метод страничной выборки, который заключается в том, что при обращении к памяти задается адрес страницы (строки), а не отдельной ячейки памяти;

·организовать синхронную работу памяти и процессора за счет использования внутренней конвейерной архитектуры;

·включить в строку динамической памяти встроенный статический КЭШ;

·увеличить ширину шины (ширину выборки);

·повысить тактовую частоту шины

· увеличить время, в течение которого данные доступны для чтения.

При использовании первого метода уменьшение времени обращения к памяти достигается при помощи метода расслоения или чередования (interleaving), суть которого заключается в том, что в подсистеме памяти организуется мультиплексирование шины данных на несколько шин той же разрядности, связанных с независимыми модулями памяти. Обращение к модулям происходит последовательно с периодом, меньшим быстродействия модулей памяти. Еще недавно были широко распространены модули SIMM (Single In line Memory Module) - модуль памяти с одним рядом контактов, сейчас наиболее распространены DIMM ( Dual In line Memory Module) - модули памяти с двумя рядами контактов. В системных платах для 386 и 486 процессоров использовались 30 контактные модули SIMM с контролем четности, поэтому модули памяти выпускались с дополнительным разрядом шины данных, отведенным для контроля четности. В типичных настольных персональных компьютерах контроль четности оказался избыточным, и производители микросхем отказались от такого контроля. Семидесятидвух контактные модули SIMM имели обычно двух банковую структуру, когда один модуль работает как два параллельных банка памяти. Таким образом, за время восстановления состояния готовности одного банка обслуживалось несколько обращений к памяти, а поток данных направлялся на общую выходную шину. В настоящее время наиболее распространены 168-контактные модули DIMM, они допускают работу с современными платами Pentium при установке даже нечетного числа модулей, т.к. каждый DIMM модуль образует 64 разрядный банк памяти. В простейшей модели динамического ОЗУ имеются два банка, в одном банке размещены все байты с четными адресами, в другом - с нечетными. Периодов ожидания не будет, если процессор выполняет команды, извлекаемые из последовательных адресов памяти. Если программа становится непоследовательной (такая ситуация возникает, например, когда имеют место условные или безусловные переходы), вероятность готовности банка к работе становится равной 50%.

При последовательном переборе адресов, когда схема управления памятью находится в режиме ожидания данных, считываемых по следующему адресу памяти из первого банка, она устанавливает адрес данных во втором банке. Следующий адрес может считываться немедленно без периода ожидания. Если микропроцессор считывает 10 последовательных участков памяти, требуется один период ожидания только для первого считывания. В результате, среднее число периодов ожидания на весь цикл считывания будет равно 0,1. Подобная архитектура памяти обеспечивает работу динамического ОЗУ с быстродействующими микропроцессорами, но при этом усложняется устройство управления памятью, что связано с необходимостью организации работы банков. Традиционно шина памяти работает на более низкой частоте, чем процессор. Разрыв между скоростью работы памяти и процессора сокращается за счет внедрения новых технологий производства СБИС памяти. В системах, использующих процессоры третьего и четвертого поколений, наиболее распространенной была память, работающая в режиме быстрого страничного обмена (Fast Page Mode, или FPM DRAM). Эта память отличается тем, что после выбора строки удерживается сигнал RAS (адрес строки), и допускается многократная установка адреса столбца по сигналу CAS, что позволяет организовать блочную передачу данных всей строки матрицы памяти, называемой страницей обмена.

Цикл обращения, при чтении из памяти FPM, начинается с активизации строки запоминающих элементов матрицы памяти, затем активизируется столбец. Таким образом, на пересечении строки и столбца активизируется элемент памяти, и данные читаются, затем столбец де активизируется и начинается подготовка к новому циклу. Выходной буфер данных блокируется до начала следующего цикла или до запроса нового элемента данных.

 В случае быстрого страничного режима следующий столбец в строке активизируется в предположении, что следующее слово запрашиваемых данных находится в соседней ячейке памяти.

Активизация следующего столбца увеличивает скорость чтения из памяти только при последовательном чтении ячеек памяти одной строки. Например, цикл чтения в пакетном режиме для памяти типа FPM может выполняться с затратой шести тактов на чтение  первого элемента и трех тактов на каждый из следующих  трех элементов. Шесть тактов требуется для установки и дешифрации адреса строки, установки и дешифрации адреса столбца, чтения данных.

Наличие нескольких режимов позволяет более гибко использовать микросхемы памяти. В режиме страничной записи происходит запись данных в элементы памяти, расположенные в нескольких столбцах, в пределах одного цикла обращения к строке.

Для согласованной работы модуля памяти с процессором на частоте шины вводится система требований, отражаемая в спецификации, и определяющая возможности работы микросхемы памяти на определенной частоте. Так, для спецификации PC100 (частота шины 100МГц) в качестве определяющей характеристики  принято количество тактов задержки сигнала (CAS Latency), которое необходимо для выборки данных по адресу столбца. Это значение определяет, насколько быстро вычислительная система может работать с памятью. Понятно, что чем меньше величина задержки, тем лучше.

Адрес определяется двумя координатами по горизонтали (строка) и по вертикали (столбец) и когда система запрашивает или записывает данные, сначала происходит обращение по адресу в строке (RAS). Время, требующееся на поиск этого адреса, заранее известно и определяется архитектурой микросхемы памяти. Для поиска адреса необходима задержка по времени, определяемая в тактах системной шины. Пусть для шины 100 Мгц, для поиска адреса строки требуется 5 тактов по 10нс. Затем, определяется вторая координата, или адрес  столбца. Время, требуемое на установку адреса столбца (CAS) тоже известно, например 3 такта. Если установить частоту шины 133 Мгц, то задержки на 5 тактов может быть недостаточно для установки адреса  строки или столбца. В маркировке микросхем памяти по спецификации PC100 используется  значение задержки CAS (а не время выборки) и этот параметр и считается определяющим.

Шина памяти работает на более низкой частоте, чем процессор и этот разрыв остается значительным. Разрыв между скоростью работы памяти и процессора сократился за счет внедрения новых технологий производства СБИС памяти.

Более новыми являются технологии EDO DRAM  -  это динамическая память с увеличением времени доступа к  данным (со сверхбыстрым страничным режимом) и Burst EDO DRAM (BEDO DRAM) - улучшенная пакетная память со сверхбыстрым страничным режимом. Память типа EDO (Extended Data Out - расширенное время удержания данных на выходе, или  гиперстраничная память) разработана с целью улучшения производительности чтения из памяти. Память типа ЕDO удерживает данные вплоть до следующего цикла обращения к памяти, в то время как память типа Fast Page переводит линии данных в третье состояние при поступлении сигналов предвыборки, предшествующих циклу обращения к памяти. При страничном обмене  микросхемы ЕDO работают в режиме простого конвейера. Они удерживают на выходах данных содержимое последней выбранной ячейки, в то время как на их входы уже подается  адрес следующей выбираемой ячейки. Это  позволяет примерно на 15% по сравнению с FPM ускорить процесс считывания  последовательных  массивов данных. При случайной адресации такая память ничем не отличается от обычной.

То что при работе EDO памяти выходной буфер не блокируется, а остается активным до  начала следующего цикла чтения устраняет состояние ожидания процессора и цикл чтения сокращается от 6-3-3-3 (установка адреса строки, установка адреса столбца по сигналу CAS, установка данных, чтение данных) до 6-2-2-2 (установка адреса строки и первого столбца, чтение данных), таким образом экономится три такта при передаче пакета из четырех слов. Память  EDO проста в реализации и стоимость ее производства возрастает незначительно по сравнению с динамической памятью типа FPM.

BEDO DRAM (Burst EDO  - EDO с блочным доступом) обеспечивает режим обмена 5-1-1-1 (чтение данных). Если программные приложения производят обмен с памятью пакетами из четырех циклов обращения к памяти, то после нахождения первого адреса BEDO DRAM, три остальные  устанавливаются  микросхемой памяти. На кристалле памяти расположен счетчик, осуществляющий слежение за следующим адресом и две ступени конвейера, позволяющие цикл страничного доступа разделить на две части. При чтении  данные выдаются на вторичный регистр (выходную ступень конвейера) и, в зависимости от состояния этого регистра, устанавливаются на шине данных. Быстрый доступ достигается за счет того, что данные заранее готовятся к выдаче на первой ступени конвейера и для выдачи следующего слова достаточно одного тактирующего сигнала. Современные процессоры, благодаря внутреннему и внешнему кэшированию команд и данных, обмениваются с  основной памятью преимущественно блоками  слов  максимальной ширины. В случае памяти BEDO отпадает  необходимость постоянной подачи  последовательных адресов на  входы  микросхем с соблюдением необходимых временных задержек -  достаточно  стробировать  переход к очередному слову отдельным сигналом.

Еще большего выигрыша в быстродействии можно достигнуть, используя микросхемы синхронных динамических ОЗУ типа SDRAM. (Synchronous DRAM - синхронная динамическая  память) - память с синхронным доступом, работающая быстрее обычной асинхронной памяти (FPM/EDO/BEDO).  Особенность этой памяти в том , что она синхронизирует свои операции тактовыми сигналами шины. Память SDRAM разработана для синхронизации работы памяти с тактами работы центрального процессора. Это упрощает реализацию интерфейсов и уменьшает время обращения к столбцу. Подобно BEDO микросхема памяти SDRAM содержит счетчик, который может использоваться для инкрементного увеличения адреса столбца. Это означает, что новое обращение к памяти можно производить до завершения предыдущего. Память SDRAM позволяет получить цикл 5-1-1-1 при наличии высокопроизводительной шины данных. Режим обмена данными с SDRAM программируется при помощи внутрикристального регистра режима, при программировании задается длина пакета и запаздывание, что позволяет произвести оптимальную настройку системы обмена процессор - память.

Помимо синхронного метода доступа, SDRAM использует внутреннее разделение массива памяти на два независимых банка, что позволяет совмещать  выборку  из одного банка с установкой адреса в  другом  банке. Основная выгода от использования SDRAM  состоит в поддержке последовательного доступа в синхронном режиме, где не требуется дополнительных тактов ожидания. При случайном доступе SDRAM работает практически с той же скоростью, что и FPM или EDO.

Продолжает дальнейшее развитие технологии SDRAM технология SLDRAM(SyncLink), расширяя четырех банковую архитектуру модуля памяти до шестнадцати банков. Кроме того, добавляется новый интерфейс и управляющая логика, позволяющая использовать пакетный протокол для адресации ячеек памяти. SLDRAM передает данные, так же как и SDRAM, по каждому такту системного таймера.

Следующий шаг в развитии SDRAM - это DDR SDRAM (Double Data Rate SDRAM) или SDRAM II. DDR SDRAM - синхронная шестнадцати банковая память, которая может передавать или принимать данные по фронту и спаду тактирующего сигнала шины. Кроме того, DDR использует DLL (delay-locked loop - цикл с фиксированной задержкой) для выдачи сигнала DataStrobe, означающего доступность данных на выходных контактах, что позволяет более точно  синхронизировать  данные, поступающие из разных модулей, находящихся в одном банке. DDR фактически увеличивает скорость доступа вдвое, по сравнению с SDRAM, используя при этом ту же частоту. RDRAM -  модули DRAM, базирующиеся на интегрированной на системном уровне Rambus технологии. Схема соединения микросхем памяти (чипов), называемая Rambus Channel использует уникальную технологию RSL (Rambus Signal Logic - сигнальная логика Rambus), допускающую использование частот передачи данных до 600MГц.  Rambus использует низковольтные сигналы и обеспечивает передачу данных по двум уровням сигнала системного таймера.

 Существует три вида Rambus – RDRAM, Concurrent и Direct RDRAM.

Модули  RDRAM обеспечивают многофункциональный протокол обмена данными между микросхемами, позволяющий передачу данных по  шине, работающей на высокой частоте. 

Concurrent Rambus использует улучшенный протокол, показывающий хорошее быстродействие даже для случайно расположенных блоков данных и применяется для построения 16/18/64/72-Mбитных модулей RDRAM. Это второе поколение RDRAM, отличающееся высокой эффективностью, необходимой для графических и мультимедийных приложений. Здесь, по сравнению с RDRAM, применен новый синхронный параллельный протокол для чередующихся или перекрывающихся данных. Эта технология позволяет передавать данные со скоростью 600Мб/сек на канал и с частотой до 600MГц с синхронным параллельным протоколом, который еще повышает эффективность на 80%. Кроме того, эта технология позволяет сохранить совместимость с RDRAM прошлого поколения.

 Технология Direct Rambus - еще одно расширение RDRAM. Микросхемы Direct RDRAM имеют те же уровни сигналов (RSL: Rambus Signaling Level - уровень сигналов Rambus), но более широкую шину (16 бит), более высокие частоты (выше 800MHz) и улучшенный протокол (эффективность выше на 90%). Одно-банковый модуль RDRAM может обеспечить скорость передачи 1.6Гбайт/сек, двухбанковый - 3.2Гбайт/сек. Direcr Rambus использует два 8-битных канала для передачи 1.6Гбайт/сек и 3 канала для получения скорости передачи данных 2.4Гбайт/сек.

Недавно корпорация NEC ввела еще одну новую технологию памяти - VCM (Virtual Channel Memory), повышающую производительность вычислительных систем приблизительно на 20%. Изменилась внутренняя конструкция модуля памяти. Единственный канал модуля памяти расщепляется на множество виртуальных каналов, информация образует очередь. Наиболее простой VCM- чип представляет собой 64 мегабитную SDRAM, включающую 16 виртуальных каналов памяти. Изменения касаются лишь внутренней структуры чипа, предполагается перейти к замене старых чипов на новые даже без специальных контроллеров.

Быстродействующая память особенно важна при решении задач воспроизведения видео, для этих целей используется память SGRAM - это SDRAM память, оптимизированная для задач видео.

Специалистами фирмы NEC разработана также новая архитектура памяти вычислительных устройств, ориентированная на улучшение производительности выполнения графических и мультимедиа-операций вне зависимости от скоростных характеристик микросхем памяти и количества  контактов (pins) модулей. Решение, получившее название Active Link Architecture (архитектура активных связей), позволяет использовать как традиционную память DRAM (в ее современных и будущих модификациях), так и новый тип памяти- память, объединенную с логикой (logic-combined) DRAM. Основная цель разработки новой архитектуры - устранить проблему “бутылочного горлышка”, возникающую из-за слишком больших потоков данных по шине памяти. Одним из возможных решений разработчики считают встраивание логики в элементы памяти. Тем самым часть вычислительных операций может быть передана от процессора непосредственно оперативной памяти. Разработан прототип микросхемы памяти, имеющий встроенное аппаратное обеспечение компрессии/декомпрессии, что позволяет передавать данные по шине памяти в сжатом формате. Планируется встраивать в чипы средства выполнения операций с 3D-графикой, мультимедийные расширения и т. п.

 Новые технологии производства БИС динамической памяти и организации модулей имеют цель повысить скорость передачи данных, чтобы исключить периоды ожидания процессора. Более быстрой по сравнению с динамической памятью является статическая память.

Статические запоминающие устройства (SRAM) имеют перед динамическими то преимущество, что у них время выборки практически равно времени цикла записи или чтения. Выполненная по той же технологии что и процессор, статическая память имеет высокое быстродействие. Главным ограничением в использовании статической памяти является стоимость. Статическая память, при равной емкости с динамической, примерно в четыре раза дороже. Поэтому данный вид памяти получил распространение в высокопроизводительных системах, где соотношение цена/производительность играет не  столь существенную роль. Однако с появлением микросхем статической памяти большой емкости и ее удешевлением произойдет изменение сложившегося стереотипа использования микросхем памяти, и производители компьютеров пойдут на замену динамической памяти статической.

В настоящее время класс быстродействующих БИС SRAM большой емкости является одним из наиболее развивающихся. Это оказывает серьезное влияние на способы построения устройств и систем памяти. Быстрая и дорогая статическая память используется обычно в качестве КЭШ второго уровня, где хранится наиболее часто используемая процессором информация. При этом процессор оказывается менее зависим от быстродействия динамического ОЗУ. Высокопроизводительные микросхемы динамических ОЗУ, выполненные по новым технологиям, не в состоянии пока обеспечить достаточно высокого уровня производительности динамической оперативной памяти без использования  статического КЭШ. КЭШ память может быть построена как синхронная или асинхронная. Асинхронный КЭШ при обращении к нему производит поиск адреса в таблицах, поэтому при каждом обращении необходим дополнительный цикл для просмотра таблиц (тегов), можно реализовать КЭШ с быстрым циклом 3-2-2-2, но чаще цикл асинхронного КЭШ составляет 4-2-2-2 такта. Синхронный КЭШ помещает поступающие адреса в буфер. В первом такте запрашиваемый адрес запоминается в регистре. Во втором такте данные устанавливаются на шине данных и читаются процессором, в это же время осуществляется чтение в буфер  следующего адреса. Для последовательных элементов данных без дополнительной дешифрации в оптимальном варианте может быть обеспечен цикл 2-1-1-1 по высокоскоростной шине (100 МГц.). Второй тип синхронной статической памяти SRAM -конвейерной потоковой, использует буферизацию данных, прочитанных из последовательных ячеек памяти и чтение из памяти происходит за один такт в случае последовательного обращения к ячейкам кэш. PB SRAM (Pipelined Burst SRAM - улучшенная статическая  память  с  блочным конвейерным доступом) - разновидность синхронных SRAM с внутренней конвейеризацией,  за  счет применения которой примерно вдвое повышается скорость обмена блоками данных.

Для обеспечения скоростного обмена данными с видеосистемой компьютера используется специальная двухвходовая память VRAM. В такой памяти чтение данных из памяти для воспроизведения их на экране видеомонитора и обновление данных процессором может осуществляться одновременно. Альтернативой VRAM считается память WRAM, также двух портовая. От традиционной, типа VRAM, она отличается большей на 50% скоростью доступа и наличием встроенной поддержки ряда массовых операций. В частности, она ускоряет пересылки выровненных данных, что особенно удобно при копировании экранного буфера как целого и операциях заливки прямоугольных областей. Более плотная упаковка транзисторов на кристалле обусловила снижение себестоимости этой памяти по сравнению с VRAM приблизительно на 20%.

Следует отметить, что двух портовая память дает существенный выигрыш лишь при большом разрешении, глубине цвета и частоте регенерации изображения на экране видеомонитора. До появления одно-портовой, но быстродействующей памяти SGRAM применение двух портовой памяти VRAM имело смысл начиная с разрешения 1024х768 HiColor (16 разрядов для передачи цвета). Однако после создания новых типов быстрой и относительно дешевой одно-портовой памяти эта граница сдвинулась наверх. Сейчас к двух портовой памяти следует обращаться лишь при режимах не ниже 1024х768 TrueColor (24 разряда для передачи цвета) или 1280х1024 HiColor.

Еще один способ увеличения скорости обмена данными с памятью - увеличение ширины шины доступа к памяти. Видеоадаптеры с 32-разрядной шиной данных применяются сейчас только в системах начального уровня. Стандартом на сегодняшний день стали 64-разрядные видеоадаптеры. Для того чтобы использовать все линии шины данных, надо либо сформировать многобанковую память большого объема на микросхемах DRAM или EDO DRAM, либо воспользоваться  памятью multibank DRAM (MDRAM). Архитектура MDRAM обеспечивает ширину шины 128 разрядов при общем объеме памяти всего 2 Мбайт. Применение много банковой памяти в графических картах имеет смысл еще и потому, что ее можно наращивать относительно небольшими квантами. Это единственная архитектура, позволяющая разместить на плате всего 2 Мбайта памяти, обеспечивающего поддержку режима TrueColor при разрешении 1024x768. Графическая плата на основе традиционных микросхем DRAM или VRAM для работы в этом режиме должна содержать 4 Мбайта памяти. У некоторых видеоадаптеров, предназначенных для САПР, ширина шины данных 192 разряда. В них вместо одного видеопроцессора используется сразу три, по числу базовых цветов. Такие платы, однако, плохо приспособлены для данных мультимедиа, поскольку преобразование цветовых координат занимает в них слишком много времени. Альтернативой MDRAM служит технология Rambus, которая также позволяет повысить скорость обмена с памятью при увеличении ширины шины. Для персонального компьютера из-за наличия Кэш- памяти эффект от применения EDO DRAM в качестве основной памяти, как правило, не превышает нескольких процентов, для графических плат он весьма значителен. Еще большее ускорение дает память SGRAM (вариант SDRAM, адаптированный для применения в видео картах), которая позволяет обмениваться данными на частоте до125 МГц.

Несмотря на то что стоимость микросхем памяти постоянно снижается, "вклад" памяти видеоадаптера в общую стоимость системы продолжает оставаться заметным. В то же время во многих типичных офисных приложениях, работающих в текстовом режиме, она используется всего на 10 - 20%.  Так нельзя ли в качестве графической памяти применять основную память компьютера, тем более что с появлением EDO DRAM, BEDO DRAM или SDRAM процесс чтения из нее значительно ускорился? Оказывается можно. Это решение называется Unifited Memory Architecture (UMA). В архитектуре UMA часть основной памяти компьютера резервируется для графики, а отдельный кадровый буфер графической подсистемы отсутствует вовсе. Такое решение позволяет разработчикам интегрированных материнских плат существенно сэкономить на графической подсистеме.

Доступ к кадровому буферу, размещенному в основной памяти ЦП, выполняется значительно быстрее, поскольку отсутствуют расходы, связанные с передачей данных по шине. Для приложений, где генерацию всего изображения на экране полностью выполняет ЦП, такая организация видеоподсистемы имеет существенные преимущества.

В постоянных запоминающих устройствах ПЗУ или ROM (Read Only Memory) хранится информация, которая не изменяется в процессе эксплуатации вычислительного устройства или изменяется редко. В отличие от динамических и статических запоминающих устройств информация в постоянных запоминающих устройствах  не теряется при выключении источника питания. Поэтому в ПЗУ хранятся программы, обеспечивающие работу компьютера сразу после его включения. В ПЗУ записываются программы, тестирующие компьютер при включении, например  POST (Power On Self Test ). Сразу после включения питания компьютер  переходит на адрес запуска загрузочного сектора, записанного в ПЗУ. По каждому адресу в ПЗУ записано одно слово, не изменяющее своего содержания при последующих считываниях. Таким образом, ПЗУ можно считать комбинационной схемой, преобразующей код адреса в код слова. ПЗУ широко применяются для построения управляющих устройств, в качестве памяти микропрограмм, преобразователей кодов, дешифраторов, и других комбинационных схем. ПЗУ относятся к устройствам памяти с произвольной выборкой. По способам записи информации ПЗУ делятся на однократно программируемые и перепрограммируемые.  Независимо от функционального назначения, способов записи информации и технологии изготовления ПЗУ строятся на основе двух координатной матрицы запоминающих элементов с дешифратором адреса, мультиплексорами, усилителями считывания и устройством управления, осуществляющим выбор кристалла и режим чтения. В программируемых ПЗУ возможен режим программирования для микросхем, программируемых заказчиком или микросхем многократно перепрограммируемых ПЗУ.

В качестве запоминающих элементов, включаемых на пересечении горизонтальных и вертикальных шин используются пассивные перемычки или активные компоненты, такие как  диоды и транзисторы, выполненные по различным технологиям

Однократно программируемые ПЗУ могут программироваться при изготовлении путем металлизации промежутков, позволяющих соединить через диоды или МОП транзисторы соответствующие линии строк и столбцов. Это делается при помощи специальных фотошаблонов- масок, задающих участки металлизации. Масочные ПЗУ наиболее надежны и допускают высокую плотность записи информации, они просты в изготовлении и поэтому при массовом производстве имеют низкую стоимость.

Другой распространенный тип ПЗУ – программируемые ПЗУ или ППЗУ. Обычно ППЗУ программируются потребителем. В матрице запоминающих элементов для связи каждого запоминающего элемента со строкой используется плавкая перемычка, диод, два диода, включенных навстречу, транзистор или диод с транзистором

Информация записывается путем разрушения плавких перемычек, восстановления разорванной связи путем пробоя перехода обратно включенного диода, или пробоя перехода в транзисторе. Этот процесс называется процессом программирования. Микросхемы программируются при помощи специальных устройств, называемых программаторами.

Третий тип ПЗУ – перепрограммируемые или репрограммируемые ПЗУ (РПЗУ или EPROM- erasable programmable read only memory). В перепрограммируемые ПЗУ информацию можно записывать многократно и она может храниться в них много лет, поэтому ПЗУ называют энергонезависимой памятью. В основе записи и хранения информации лежат процессы накопления заряда при записи и сохранения заряда в МОП транзисторах, которые имеют между подложкой и затвором еще один “ плавающий” затвор, окруженный изолирующим слоем (окислом кремния). При программировании  к затвору транзистора прилагают положительное напряжение, поток электронов, движущихся к затвору частично оседает на плавающем затворе. При чтении информации, если на плавающем затворе нет заряда, участок исток-сток имеет высокую проводимость, если плавающий затвор имеет заряд, канал исток-сток закрыт и имеет высокое сопротивление. Одно из этих состояний принимается за “1”, другое за “0”. Для перепрограммирования необходимо стереть записанную ранее информацию, стирание производится при помощи ультрафиолетового облучения.

Более удобны для использования в компьютерах электрически программируемые и электрически стираемые ПЗУ – EEPROM (electrically erasable programmable read only memory). Они строятся на МОП транзисторах со структурой МНОП (металл, нитрид кремния, окись кремния, полупроводник). При подаче на затвор транзистора положительного напряжения, превышающего пороговое, на границе слоев окись кремния / нитрид кремния оседает заряд, снижающий порог включения транзистора. Два состояния транзистора можно сопоставить со значением логического “0”и “1”. Стирание информации производится электрически при подаче напряжения другой полярности, при этом происходит восстановление прежнего порога включения транзистора. В перепрограммируемых ПЗУ такого типа информация стирается одновременно из всех ячеек памяти кристалла. Чтобы изменять информацию только в одной ячейке памяти, необходимо ввести изоляцию ячеек, для этого используют более дорогие МОП структуры с плавающим затвором и туннельным переходом.

В 1988г. фирма Intel представила новый вид памяти –флэш  (FLASH) память. В отличие от  EEPROM памяти флэш память можно перепрограммировать электрически прямо на материнской плате компьютера.

 Рассмотрим особенности этой технологии. Запоминающий элемент выполнен по технологии ETOX (EPROM Thin Oxide) на подложке р- типа.  На подложке сформированы n- области истока и стока МОП транзистора. Над каналом сформирован управляющий затвор, отделенный от подложки тонким слоем окиси кремния. Между подложкой и управляющим затвором в слое окиси сформирована область поликремния, выполняющая функции плавающего затвора, где могут накапливаться электроны, образуя отрицательный заряд. При наличии заряда транзистор имеет высокое сопротивление на участке исток/сток. Толщина слоя между плавающим затвором и подложкой уменьшена в 3 раза по сравнению с EPROM (до 0.01мкм.), поэтому напряжение записи значительно уменьшено, появилась возможность электрического стирания (удаления заряда с плавающего затвора) за счет туннельного эффекта при пониженном напряжении. Эти свойства позволили применять флэш память, как перепрограммируемую память, установленную прямо на системной плате. Особенность элементов флэш памяти в том, что при стирании информации транзистор становится проводящим независимо от напряжения на управляющем затворе, если снято больше электронов, чем их было инжектировано при записи. При этом транзистор шунтирует весь столбец матрицы элементов памяти, поэтому разработаны специальные алгоритмы стирания и записи информации. Флэш память разбивается обычно на блоки одинакового размера с независимым стиранием и применяется для записи программы первоначальной загрузки компьютера и записи и перезаписи его конфигурации. Применяемая для этого память имеет архитектуру BOOT BLOK. Платы флэш памяти большого объема, допускающие до 1000000 раз перезаписи применяются в качестве электронных дисков для хранения информации. БИС флэш памяти широко применяются для записи различных систем BIOS на платах расширения компьютера, в памяти небольшого объема записывается информация о свойствах устройства для реализации технологии Plug and Play (включай и работай). Так новая спецификация  Intel  модуля памяти SDRAM, определяет дополнительные требования к содержанию специальной информации о используемом модуле DIMM, которая должна находиться в маленьком по объемам и размерам элементе электронно -программируемой памяти EPROM, располагающейся на самом  модуле памяти.

Микросхемы флэш-памяти становятся все более важными компонентами вычислительных систем, т.к. они хранят информацию в то время, когда система выключена или работает в автономном режиме. Современные компьютеры оснащены микросхемами флэш памяти (Flash ROM ) в качестве ПЗУ для хранения системы ввода вывода (ROM BIOS).   

 Микросхемы флэш-памяти планируется использовать в сотовых телефонах, в которых требуется память большой емкости для поддержки таких возможностей, как использование электронных словарей, планировщиков личных дел, систем распознавания речи и беспроводной передачи электронной почты.

 1998г.

Hosted by uCoz