Справочное руководство по Electronics Workbench

3.1.4 Доказательство основных тождеств булевой алгебры с помощью простейших логических схем (Or, And и т.д.)

Раздел: Аналоговая схемотехника

Теоретическое введение:

Работа заключается в доказательстве девятнадцати основных (см. таблицу 3.1.4.1) тождеств булевой алгебры с помощью пакета моделирования Electronics Workbench.

№

Логическое выражение

Формулировка

1

F1=X*0=0

Логическое произведение любого аргумента на 0 равно 0

2

F2=X*1=X

Логическое произведение любого аргумента на 1 равно значению аргумента

3

F3=X*X=X

Логическое произведение одних и тех же аргументов равно аргументу

4

F4=X*X^=0

Логическое произведение аргумента с его инверсией равно 0

5

F5=X+0=X

Логическая сумма любого аргумента с 0 равна аргументу

6

F6=X+1=1

Логическая сумма любого аргумента с 1 равна 1

7

F7=X+X=X

Логическая сумма аргумента с самим собой равна аргументу

8

F8=X+X^=1

Логическая сумма аргумента с его инверсией равна 1

9

F9=X^^=Х

Двойная инверсия аргумента дает его истинное значение

10

F10=X1*X2=X2*X1

Переместительный закон

11

F11=X1+X2=X2+X1

-“-

12

F12=(X1*X2)*X3=X1*(X2*X3)

Сочетательный закон

13

F13=(X1+X2)+X3=X1+(X2+X3)

-“-

14

F14=X1*(X2+X3)=X1*X2+X1*X3

Раскрытие скобок

15

F15=X1+(X2*X3)=(X1+X2)*(X1+X3)

Исключенное третье

16

F16=X1+X1*X2=X1

Поглощение

17

F17=X1+X1^*X2=X1+X2

-“-

18

F18=(X1*X2)^=X1^+X2^

1 правило де Моргана

19

F19=(X1+X2)^=X1^*X2^

2 правило де Моргана

Таблица 3.1.4.1 - Тождества для преобразования логических выражений

Для выполнения работы необходимо использовать опыт предыдущей лабораторной, в части касающейся построения технических аналогов логических уравнений. Для доказательства тождества необходимо построить схемы аналоги логических уравнений обоих частей тождества и проанализировать выходные параметры каждой схемы.

Рисунок 3.1.4.1 - Схема тождества

В качестве примера рассмотрим седьмое  тождество из таблицы 3.1.4.1. На 3.1.4.1 приведены схемы для обоих частей тождества, а на рисунке 3.1.4.2 приведена временная диаграмма входных и выходных характеристик для схемы.

Рисунок 3.1.4.2 - Диаграммы входных и выходных сигналов

Задание:

  1. Используя пакет Electronics Workbench спроектировать схемы соответствующие обоим частям тождества, и с помощью проведения анализа доказать тождество.
  2. Составить отчет о выполнении лабораторной работы в MS Word.В отчет включить построенные схемы и диаграммы входных и выходных сигналов каждой из выполненных схем;
  3. Лабораторная выполняется в соответствии с вариантами (см. таблицу 3.1.4.2).

N
варианта

 T1 T2 T3 T4 T5 T6 T7 T8 T9 T10 T11 T12 T13 T14 T15 T16 T17 T18 T19
1 +                 +                 +
2   +                 +             +  
3     +                 +         +    
4       +                 +     +      
5         +                 + +        
6           +               + +        
7             +           +     +      
8               +       +         +    
9                 +   +             +  
10         +         +                 +
11 +               +   +                
12   +           +       +              
13     +       +           +            
14       +   +               +          
15         +             +     +        
16       +   +                   +      
17     +       +                   +    
18   +           +                   +  
19 +               +                   +

Таблица 3.1.4.2 - Варианты заданий



Вернуться к содержанию
Hosted by uCoz