Справочное руководство по Electronics Workbench

3.1.3 Проектирование 16-ти простейших логических схем (Or, And и т.д.)

Раздел: Аналоговая схемотехника

Теоретическое введение:

Все устройства ЭВМ состоят из элементарных логических схем. Работа этих схем основана на законах и правилах алгебры логики, которая оперирует двумя понятиями: истинности и ложности высказывания. В соответствии с такой двоичной природой высказываний условились называть их логическими двоичными переменными и обозначать 1 в случае истинности и 0 в случае ложности. Примерами логических переменных являются высказывания:

A = “Земля плоская”, В = “Автомобиль имеет двигатель”

На основании этих высказываний можно записать А = 0; В = 1, так как высказывание А – ложно, а высказывание В истинно.

Высказывания могут быть простыми и сложными: простые содержат одно законченное утверждение, сложные образуются из двух или большего числа простых высказываний, связанных между собой некоторыми логическими связями. Формализация и преобразование связей между логическими переменными осуществляется в соответствии с правилами алгебры логики называемой алгеброй Буля.

Две логические переменные А и В, принимающие значение 0 или 1, могут образовывать логические функции. В алгебре логики любые функции удобно изображать в виде таблицы соответствия всех возможный комбинаций входных логических переменных и выходной логической функции, называемой таблицей истинности.

Ниже приведен полный перечень функций двух аргументов. Функции, образованные логическими переменными, можно преобразовывать в соответствии с правилами или законами алгебры логики. При этом стремятся минимизировать логическое выражение, т.е. привести его к виду, удобным для практической реализации на логических элементах (см. таблицу 3.1.3.1).

Функция

Название функции

Х1

0

0

1

1

Х2

0

1

0

1

F1= x1 /\  x2

Конъюнкция – логическое умножение (И)

0

0

0

1

F2= x1 \/ x2

Дизъюнкция – логическое сложение

0

1

1

1

F3= x1 x2

Импликация х1 в х2

1

1

0

1

F4= х1 х2

Импликация х2 в х1

1

0

1

1

F5=x1 Þ  x2

Запрет х2

0

0

1

0

F6=x1 Ü  x2

Запрет х1

0

1

0

0

F7=x1 ~ x2

Эквивалентность

1

0

0

1

F8=x1 Å  x2

Сложение по модулю 2

0

1

1

0

F9=x1/x2

И-НЕ – Штрих Шеффера

1

1

1

0

F10=x1 x2

ИЛИ-НЕ – Стрелка Пирса

1

0

0

0

F11=x1

Повторение х1

0

0

1

1

F12=x2

Повторение х2

0

1

0

1

F13=1

Константа 1

1

1

1

1

F14=0

Константа 0

0

0

0

0

F15=x1^

Инверсия х1- НЕ х1

1

1

0

0

F16=x2^

Инверсия х2- НЕ х2

1

0

1

0

Таблица 3.1.3.1 - Таблица Истинности

Проектирование схем в Electronics Workbench:

При проектировании схем в Electronics Workbench использовались элементы панели компонентов Logic Gates: Or, Nor, And, Nand, Xor, Xnor, Inverters, на необходимое число входов. Для имитации работы спроектированной схемы входы подключаются к генератору тактовых импульсов. Он выбирается из панели компонентов Instruments и называется Word Generator. Генератор имеет 16 выходов.

Рассмотрим пример построения (например Дизъюнкции) и оформление лабораторной работы:

Функции F2(А, В) - Дизъюнкция:

Логическое сложение двух переменных А и В есть логическая функция F2, которая истинна тогда, когда истинна одна из двух входных переменных.  F= A+B. Для функции логического сложения таблица истинности имеет вид:

А

0

0

1

1

В

0

1

0

1

F

0

1

1

1

Таблица 3.1.3.2 - Дизъюнкция - логическое сложение

Рисунок 3.1.3.1 - Графическая схема проектирования функции сложения

Функция F2=A+B. Графическая схема проектирования функции сложения, созданная в программе Electronics Workbench приведена на рисунке 3.1.3.1

Рисунок 3.1.3.2 - Диаграммы входных и выходных сигналов

 

После приведения самой схемы нарисованной и собранной в программе Electronics Workbench вы должны привести диаграммы входных и выходных сигналов (см. рисунок 3.1.3.2).

Для проверки можно сравнить диаграммы входных и выходных сигналов с таблицей истинности. Как видно на 1-ом такте А=1; B=0; F2=1. Сравним это с таблицей истинности и уведем, что Fn совпадают. При полном совпадении выходной функции на других тактах и при другом сочетании переменных можно сделать вывод, что построенная схема работает правильно. На этом описание этой функции заканчивается. Другие функции описываются и собираются аналогично.

При построении и проектировании других лабораторных работ проверка работоспособности построенной схемы выполняется также. Проверяются диаграммы входных и выходных сигналов и сравниваются по тактам с таблицей истинности.

Задание:

  1. Используя пакет Electronics Workbench спроектировать схемы логических функций в базисе СКНФ и СДНФ;
  2. Составить отчет о выполнении лабораторной работы в MS Word. В отчет включить построенные схемы и диаграммы входных и выходных сигналов каждой из выполненных схем;
  3. Лабораторная выполняется в соответствии с вариантами (см. таблицу 3.1.3.3).

N варианта

F0

F1

F2

F3

F4

F5

F6

F7

F8

F9

F10

F11

F12

F13

F14

F15

1

+         +         +          

2

  +         +         +        

3

    +         +         +      

4

      +         +         +    

5

        +         +         +  

6

          +         +         +

7

+           +         +        

8

  +           +         +      

9

    +           +         +    

10

      +           +         +  

11

        +           +         +

12

+         +           +        

13

  +         +           +      

14

    +         +           +    

15

      +         +           +  

16

        +         +           +

Таблица 3.1.3.3 - Варианты заданий




Вернуться к содержанию
Hosted by uCoz