Это интересно узнать...

Два конкурирующих направления развития структуры микропроцессоров - СISC (Complex Instruction Set Computer – полная система команд компьютера) и RISC(Reduced Instruction Set Computer - сокращённая система команд компьютера) в настоящее время сближается за счет введения характерных черт RISC архитектуры в СISC и наоборот. Процессоры СISC- архитектуры разрабатывались как процессоры, набор инструкций которых сокращал объем программ и трудоемкость их написания. В настоящее время эти требования уже не столь существенны, так как размер оперативной памяти и новые способы управления памятью уже не ограничивают объем программы, а новые программные продукты позволяют значительно облегчить сам процесс программирования и отладки программ.

Большое количество сложных по структуре команд требовало разработки сложных схем их для их аппаратной реализации и сложных микропрограмм для микропрограммной реализации. Это привело к появлению многочисленных ошибок в работе процессоров СISC- архитектуры и ограничило развитие параллельных вычислений временным параллелизмом конвейера команд, осуществлявшего выборку команды, дешифрацию команды, выборку данных, выполнение команды, запись результата. На каждой из перечисленных стадий (ступеней) конвейера находилась одна из пяти, последовательно выполняемых команд. Сокращенный набор команд одинаковой структуры процессоров RISC архитектуры позволил использовать параллельное выполнение нескольких команд (пространственный параллелизм) в различных операционных устройствах.

Для этого были введены специализированные АЛУ для выполнения логических операций, операций с плавающей точкой, операций с фиксированной точкой. Кроме того, эти блоки делились на под- блоки, выполняющие параллельно операции сложения, умножения, деления, сдвига и т.д. Чтобы обеспечить параллельную работу этих устройств, пришлось ввести раздельную быструю буферную память для команд и данных - кэш команд и кэш данных, ввести раздельные шины для связи с внешней памятью и системной шиной. Это позволило увеличить число ступеней конвейера команд и ввести ступени предварительной подготовки команды к выполнению при вводе в специальный кэш команд, повысив тем самым производительность процессора. Процесс разработки RISC-процессоров значительно проще, чем процессоров – СISC архитектуры и осуществляется за более короткие сроки.

Производительность процессора зависит от тактовой частоты синхронизации, общего количества выполняемых процессором команд, количества команд, выполняемых процессором за один такт, от скорости обмена данными с памятью. Эти параметры определяются развитием технологии производства интегральных схем и функциональной организацией процессора. Для повышения производительности процессоров используется следующее:Повышается тактовая частота, например, использование меди вместо алюминия позволяет преодолеть предел в 1 ГГц, для таких частот скорость распространения сигнала вызывает серьезные ограничения, поэтому необходимо, чтобы взаимодействующие блоки микропроцессора располагались рядом.Увеличивается степень интеграции.В процессор встраиваются устройства управления памятью.

Набор команд расширяется командами поддержки графики и обработки изображений, которые обеспечиваются соответствующей аппаратной поддержкой для высокоскоростной обработки плоских и трехмерных изображений, обработки видео изображений в реальном масштабе времени. Расширенный набор команд позволяет за один такт выполнять сложные графические операции, для реализации которых обычно затрачивается несколько десятков тактов. При этом около трех процентов реальной площади кристалла используется для реализации графических команд. Вводится большое количество параллельно работающих конвейерных операционных устройств (т.е. используется суперскалярный принцип и принцип конвейеризации вычислений).Увеличивается число ступеней конвейера команд.Вводится система предсказания переходов.Вводится система опережающего -“спекулятивного” выполнения команд.

Обеспечивается как можно более полная загрузка работой всех операционных устройств.Реализация команд обмена данными между памятью и регистрами операционных устройств осуществляется без остановки работы операционного устройства.Вводится внутренняя кэш-память (первого уровня) большой емкости, с высоким быстродействием.Вводится выделенная шина для связи с кэш памятью второго уровня. Загрузка в память больших объемов данных означает не просто повышение производительности, но и возможность создания более гибких вычислительных систем, однако, применение многоуровневой кэш- памяти усложняет схему процессора и схему управления работой памяти.

Расширяется шина данных до 128 разрядов для связи с кэш памятью второго уровня и до 64разрядов для связи с системной шиной. Вводятся высокоскоростные интерфейсы для связи процессора с системной шиной и связи с внешней памятью.